• 통합검색
    검색
  • 시설장비 예약
  • 교육신청 안내
  • 고객상담 안내
홈 > IT융합 > 마감된 교육과정
진행중인 교육과정
시스템 제너레이터를 이용한 DSP 디자인
강사명 진행상태  교육종료
교육기간 2012-11-05 ~ 2012-11-07 종료
교육시간 (1일 8시간, 09:00~18:00)
총 1주, 총 3일, 총 24시간
교육비 100,000원 고용보험환급여부 자세히
교육장소 - 서울시 강남구 역삼동 한국과학기술회관 신관 3~5층(전파방송통신인재개발교육원
교육개요 시스템 제너레이터 툴의 사용법을 살펴보고 이를 통해 보다 앞선 형태의 신호처리 및 비용 효율적인 신호처리 디자인을 목표로 한다.
신호처리 블록 구현을 위한 시스템 제너레이터 사용법, 디자인 구현 툴 및 하드웨어와 연동한 시뮬레이션을 통한 신호처리 블록의 검증 방법을 논한다.
교육대상 - 중소기업, 학생, 구직자 우선순위
(신청인원에 따라 대기업이나 공무원은 제한될수 있습니다)
선수지식 - FPGA 기초과정, 신호처리 기초과정, Matlab 기초과정
기대효과 - 알고리즘 개념을 자일링스(Xilinx) FPGA 상에 실제로 구현하고 이를 하드웨어상의 검증하는 능력을 습득할 수 있다.
전형방법 - 선착순 모집(중소기업, 학생 우선순위)
제출서류 - 훈련위탁계약서, 사업자등록증 사본
문의 - 한국전파진흥협회 부설 전파방송통신인재개발교육원 Tel.02)317-6189 / Fax.02)317-6062
- 교육과정지원 인원이 10명미만시 폐강될수있음(추후통보)
교육시간표
NO 구분 교육시간 교육내용
1 시뮬링크 및 시스템 제너레이터 기초 8H - 시뮬링크 기초 강의 및 실습
- 시스템 제너레이터 기초 강의 및 실습
- Signal rounding 강의 및 실습
- System control 강의 및 실습
2 Multi-Rate system 8H - Multi-Rate system 강의
- Multi-Rate system을 위한 신호처리 기본 강의
- Filter Coefficient 디자인
- Mac-based FIR filter 디자인 강의 및 실습
- FIR compiler를 이용한 filter 디자인 강의 및 실습
- Multi-channel FIR filter 디자인 강의 및 실습
- Multi stage filter block 디자인 강의 및 실습
- DDS compiler를 이용한 NCO 구현
3 LTE DUC 디자인 8H - Filter 출력 scaling point 결정 강의 및 실습
- LTE DUC 디자인 실습
- LTE DUC 디자인 실습/CFR overview
- DPD overview/ 시스템 제너레이터와 ISE 통합
교육사진
등록된 사진이 없습니다.
목록
교육비 납부
교육비 할인
설문조사
증명서 발급
위탁훈련계약서
온라인 교육
오시는 길