• 통합검색
    검색
  • 시설장비 예약
  • 교육신청 안내
  • 고객상담 안내
홈 > IT융합 > 마감된 교육과정
진행중인 교육과정
FPGA를 이용한 임베디드 프로세서 설계
강사명 진행상태  교육종료
교육기간 2013-06-12 ~ 2013-06-14 종료
교육시간 1일 7시간(09:30~17:30)
총 1주, 총 3일, 총 21시간
교육비 150,000원 고용보험환급여부 자세히
교육장소 - 서울시 양천구 목동중앙로13나길 3(목동 124-1) 한국전파진흥협회
.. 9호선 신목동역 1번출구 3분 거리, 9호선 염창역 3번출구 7~8분 거리
교육개요 임베디드 시스템을 개발하려는 FPGA 개발자들이 HW 또는 SW 프로세서와 Embedded Development Kit에 포함 되어있는 주변장치들을 이용하여 고속 DMA 전송과 고속 이더넷 솔루션에 대한 개발 방법을 습득하기 위한 과정으로, 이더넷 솔루션 개발 시 주의할 사항과 관련 SW 및 HW에 대해 설명한다.
교육대상 - FPGA 설계에 대한 기본경험 보유자
- 디지털 회로 설계 및 HDL에 대한 기본이상 지식보유자
- 중소기업, 학생, 구직자 우선순위
(신청인원에 따라 대기업이나 공무원은 제한될수 있습니다)
선수지식 - C 언어, Logic, VHDL
실습장비 - Board
기대효과 - FPGA를 이용하여 개발 비용 및 기간 단축
- 최적의 FPGA디자인을 위한 기법 보유
전형방법 - 선착순 마감(교육과정지원 인원이 10명미만시 폐강될수있음(추후통보))
- 중소기업재직자, 학생, 구직자 우선순위
- 교재비 및 중식비 수강료 포함
제출서류 - 훈련위탁계약서
- 사업자등록증 사본(계산서 발행용)
문의 - 한국전파진흥협회 부설 전파방송통신인재개발교육원 Tel.02)317-6189 / Fax.02)317-6062
교육시간표
NO 구분 교육시간 교육내용
1 FPGA 프로세서 개발 프로그램 개요 7H - EDK란 무엇인가?
. FPGA 내부 cpu를 사용하는 경우의 장점
- BSB(Base System Builder) 사용법
. BSB란 무엇인가? ­
. BSB 하드웨어 flow
. BSB 소프트웨어 flow
. 소프트웨어와 하드웨어 결합
. 프로세서 로직을 sub module로 만들기
2 프로세서 시뮬레이션 7H - 타이머인터럽트와 외부 인터럽트
. Block diagram
. mhs file
. 타이머 인터럽트 초기화(PPC/MB)
. 인터럽트 핸들러 작성
. 타이머 인터럽트와 external 핸들러 등록
. 각 인터럽트 소스 활성화
3 프로세서 구현 7H - Command Shell
. Block diagram
. Uart Interface
. XMD용 TCL 파일
- Cache
. Block Daigram
. microblaze 캐시 사용법
교육사진
등록된 사진이 없습니다.
목록
교육비 납부
교육비 할인
설문조사
증명서 발급
위탁훈련계약서
온라인 교육
오시는 길